微控制器FPGA守時電路設計分析論文
1守時電路設計分析
在本研究中藉助GPS體系作為基本授時體系，因此需要在系統中置入GPS接收機。GPS接收機的功能主要體現於兩方面，首先它可以對精確時間進行有效輸出，另外得到相關的時間質量資訊，同時可獲取標準時間訊號。通常情況下將GPS位置精度設定為10m，將時間精度設定為1us，而速度精度則設定為0.1m/s，更新頻率為1HZ。另外熱開機時間可設定為1s，暖開機時間為38s，冷開機時間為42s。工作電壓按照實際要求進行匹配。在系統中加入晶振（MV180），該晶振標準頻率為10MHZ，穩定性低於1*10^-10，工作電壓為12V，外部工作電壓為0至5V，參考電壓為5V，工作溫度範圍為-10至60℃，穩定性為±2*10^-10，老化率為±3*10^-8/y，預熱時間精度低於±1*10^-8（25℃以下），預熱階段峰值電流消耗應低於700mA，靜態電流消耗應低於250mA（25℃以下）。另外接入特定晶片使守時電路工作得到進一步最佳化，晶片選取DAC7512，該晶片電壓需求較低且功耗較小，通常情況下采取施密特觸發輸入，可對緩衝電壓進行數模轉換並可對暫存器寫操作進行有效控制。
晶片本身可對資料進行放大並進行緩衝，這樣便可保證訊號輸出的質量，使其能夠完整輸出。由於該晶片可將輸出端斷開並斷開緩衝放大器，將固定電阻接入其中使精度輸出放大器可採取軌對軌的模式進行輸出，利用序列介面使得作為通訊介面連線，在工作過程中其時鐘速率可達30MHz。為了使守時電路工作完善化可在整個守時系統中置入FPGA器件。植入該積體電路晶片可使得系統的靈活性大大增強，由於FPGA具備了高度整合化的特點，規模大、體積小，具有較低的`功耗，且處理迅速，可進行反覆程式設計，因此將其置入系統當中可有效控制系統功耗並降低系統應用成本。另外FPGA具備了邏輯單元與嵌入式儲存器、乘法器以及高速手法器等，可提供多種協議保證其適用範圍。在FPGA實際應用過程中開發軟體先將硬體描述語言及原理圖輸入其中，再編譯為資料流，並透過隨機儲存來確認設計電路的邏輯關係。當出現斷電情況後隨機儲存將會消失，此時FPGA也就變成了白片，那麼可結合隨機儲存器中的差異來得到不同的設計電路邏輯關係從而得到可程式設計特性。
2結語
在很多行業及領域當中守時系統發揮著重要的作用，上述研究基於微控制器與FPGA組合對守時電路進行設計，並以GPS為時間源所得到的守時系統具有高精度、低功耗等特點，使得標準時鐘的缺陷得到了有效彌補。
【微控制器FPGA守時電路設計分析論文】相關文章：