專案教學法在VHDL語言與數位電路設計課中的應用論文
【摘 要】本文介紹了高職院校專案式教學改革的重要性，分析了VHDL語言課程實行專案教學的可行性，介紹了VHDL語言專案教學中專案設計的原則和方法，並詳細說明了專案教學過程。
【關鍵詞】職業教育 教學改革 專案教學法 VHDL語言
專案教學法是一種切合職業教育特點，採用專案式組織形式實施課程教學的方法。專案教學法把理論與實踐教學有機地結合起來，鼓勵學生透過實踐活動獲得知識，激發學生的學習動機，發掘學生的創造潛能，因而得到很多高等職業院校教師和學生的青睞，逐步成為高等職業教育教學改革的發展方向。本文主要介紹專案教學法在VHDL語言與數位電路設計課中的應用。
一、實施專案式教學法的歷史背景和原因
當前，隨著生產力的發展和技術的提高，用人單位對高素質技能人才的要求也越來越高。然而，在實際教學過程中，高職學生普遍都存在文化基礎差，學習自覺性不夠或不會尋找較好的學習方法，上課注意力不夠集中易開小差，學習被動，尤其對理工科課程的邏輯推理很難適應和接受。另一方面，高職院校的教師自身面臨理論與實際結合不夠緊密，教學和科研水平不高等方面的缺陷，因此，如何改進教學方法，提高教學質量，提高學生的職業技能，是我們處在教學第一線的老師所必須面對的問題。
VHDL語言與數位電路設計課程是一門理論性和實踐性很強的課程，既要求學生有紮實的數位電路功底，又要求有較強的高階程式語言能力，還必須有一定的晶片設計的知識。在傳統的教學方法中，一般先介紹VHDL語言與數位電路設計的基礎理論，然後進行實踐教學。這種教學方法，由於學生缺少對真實職業情境的體驗以及必要的經驗基礎而無法提起興趣。因此高職生在學習這些課程時普通反映比較“難懂”，而擔任該課程的老師也反映“難教”。如果在VHDL語言與數位電路設計課程引入專案教學法，從完成職業任務的需要出發，以提高學生職業技能為目標，透過“先做後學”，“在做中學”，這樣可以大大激發學生的學習動機，從而大大提高教學質量。
二、VHDL專案式教學改革的可行性
對一門課程引入專案教學方法，是需要具備一定條件的，並不是所有的課程都非常適合專案式教學。專案教學法首先是要能將整個課程劃分為若干個專案。VHDL語言的數位電路設計課的內容主要有邏輯電路設計、程式編寫、編譯模擬、晶片引腳鎖定和下載等，完全能將這些知識點按照從簡單到複雜，從單一到綜合的原則融入教學的能力目標中，用專案的方式組織起來進行教學。其次，工科的課程的專案式教學還需要一定的教學儀器和場所等條件，就VHDL語言課程來說，必須有專門的電腦機房和多媒體教室，還要有FPGA/CPLD實驗開發平臺，教師完全可以在帶有實驗開發系統的機房現場講解、演示並讓學生動手操作。因此，有了這些具備專案教學的基本實驗條件，實施專案式教學應該是完全可行的。
三、VHDL語言課程專案式教學的專案設計原則和方法
專案教學法中的專案，不同於實際生產和商業服務中的工程專案，而是指以生產一種具體的、具有實際應用價值的產品或服務為目的的任務。這個任務必須有一定的應用價值，用於學習特定的教學內容，能將教學的理論知識和實踐技能結合在一起，學生有獨立動手實踐的機會，並且還必須有一定的難度。完成這個任務不是已有知識和技能的運用,而是學生利用已有知識在一定範圍內學習新的知識和技能,解決過去從未遇到過的實際問題。因此進行專案設計需要把握幾個原則。
1.循序漸進的原則
專案設計遵循的第一點是循序漸進過程。這一過程很重要，因為學生在學習過程中是需要成功來激勵的。比如，下面的一段程式：
Library ieee;
Use ieee.Std_logic_1164.all;
Entity nand2 is
Port(a,b:in bit;Y:Out bit);
Architecture nand2_1 of nand2 is
Y<= a nand b;
End nand2_1;
上面的程式是一個簡單的與非閘電路的源程式。在學習前，很多同學特別是一些英語基礎較差的同學對“Entity”、“Architecture”等單詞覺得難“懂”。因此在教學過程中，要根據學生學習基礎較差的狀況，簡單而通俗易懂的介紹與非閘電路設計的完整過程，包括Quartus程式設計軟體的基本使用、程式的編寫、編譯、引腳的鎖定、程式的下載等，特別讓學生在課堂上動手實踐。對“Entity（實體）”、“Architecture（構造體）”，只要先告訴這些只是VHDL語言必須包含的兩個基本單元，而“Library ieee”只是VHDL語言中中一些庫的集合，類似於UNIX和DOS中的目錄，至於“Use ieee.Std_logic_1164.all”則是VHDL語言的包集合，其作用跟C語言中的“Include”相同。學生剛學的時候沒有必要詳細瞭解它的確切的含義、具體內容或者適用的範圍，只要瞭解這個與閘電路的源程式中，主要的設計就是使用了“Nand”這個“與非”邏輯運算子進行了運算而已。透過這樣的講解學生就不會對“Entity”、“Architecture”等長度較長，且在日常交流中應用比較少單詞覺得“發秫”，就會覺得VHDL語言容易“上手”。
2.由單一到綜合的原則
專案設計遵循的第二點就是由單一到綜合。訓練應從單項訓練開始，然後再過渡到綜合訓練。數字時鐘的設計，可以先從簡單的10進位制開始逐漸過渡到60進位制，然後再增加清零、調節小時、分鐘以及整點報時（甚至音樂報時）以及鬧鐘等一系列功能，這樣可以大地提高學生的動手能力，實操性很強，學生開始進入狀態。
3.知識與技能的結合原則
專案設計遵循的第三點是將基本知識與設計技能有機結合。在教學的不同階段，完成不同基礎知識與VHDL程式設計方法的專案教學。如在介紹VHDL最基本知識的專案中，可藉助學生過去學過的數位電路知識，使用電路原理圖的方法程式設計。如下圖所示：
在掌握了VHDL基本知識後，比如VHDL語言程式的.基本結構（Entity、Architecture、Configuration等）和VHDL語言的描述方式時，專案就可以用RTL、行為描述等方式來設計。
根據專案設計的原則，因此選擇數字時鐘、交通燈的控制這些人們熟悉且隨處可見物件作為專案教學的主要內容，是十分適合的。表1列出了VHDL語言專案式教學的部分專案：
四、VHDL語言專案課程組織過程和教學過程
在專案教學法中,專案的選取是關鍵。教學的整個過程和所有的內容都要以專案來貫徹,專案確定後,整個教學過程也就確定下來。在專案實施中,學習過程成為一個人人參與的帶有創造性的實踐活動,它注重的不是最終的結果,而是完成專案的過程,這就要求儘可能地確立優秀實用的專案。
VHDL語言在傳統的教學過程中，一般來說，是要先利用一次課的時間介紹VHDL語言的基本知識，再在課堂上介紹VHDL語言進行數字邏輯電路設計的方法，但不會讓學習動手實踐，因為傳統的教學觀念認為，剛接觸這個課程的學生還不掌握VHDL基礎知識，根本不具備編寫程式進行數位電路設計的理論基礎和能力。接下來，就會花大量的課時介紹VHDL語言程式的基本結構、資料型別、運算運算子、語言的描述方式、主要描述語句等，再介紹VHDL的程式語言（如Quartus）的使用方法，這樣經過漫長的理論介紹，最後才進行一些實驗。在這個教學過程中理論和實踐的教學完全是割裂的，而且教師處於主體地位，完全是教師教，學生聽的方式。這種方法，對激發學生的學習興趣，提高學生的技能，甚至對學生知識點的掌握方面效果都不會太好。因此，VHDL語言課中採用專案式教學方法，將完全不同於上面的教學方法。
【專案教學法在VHDL語言與數位電路設計課中的應用論文】相關文章：