一體化計算機工程LVDS顯示技術研究論文
1某一體化計算機中LVDS顯示電路的設計原理
根據LVDS的傳輸線路組成，某一體化計算機中顯示電路應由LVDS訊號輸出、LVDS訊號傳輸、LVDS訊號接收三部分組成。在選擇LVDS輸出電路時，應注意LVDS輸出介面的選擇。LVDS輸出介面也分為以下四種類型：
1）單路6位LVDS輸出介面，RGB訊號均採用6位資料，共18位RGB資料；
2）雙路6位LVDS輸出介面，採用雙路方式傳輸，RGB訊號採用6位資料，其中奇路資料為18位，偶路資料為18位，共36位RGB資料；
3）單路8位TTL輸出介面。這種介面電路中，採用單路方式傳輸，RGB訊號採用8位資料，共24位RGB資料；
4）雙路8位1TL輸出位介面。這種介面電路中，採用雙路方式傳輸，RGB訊號採用8位資料，其中奇路資料為24位，偶路資料為24位，共48位RGB資料。考慮到實際使用，單路6位LVDS介面就可以滿足。而單路6位LVDS介面需要四對差分線來通訊，三對差分線是資料傳輸，一對差分線用於時鐘訊號傳輸。因此，選擇了一款支援單路6位LVDS顯示輸出的COMExpress模組作為LVDS顯示的訊號輸出端，選擇一款支援單路6位LVDS的LCD液晶顯示屏作為LVDS訊號接收端。
2一體化計算機中LVDS顯示的實現
一體化計算機中的LVDS顯示傳送端及接收端選型好之後，還需要考慮好LVDS訊號傳輸的設計，以確保訊號質量。
2.1計算機背板PCB設計
從COMExpress模組引出的訊號不能從COMExpress介面直接傳輸到液晶屏上，這需要計算機背板的轉接，在背板PCB設計時要考慮好高速LVDS訊號的走線，主要有以下幾點需要注意：
1）LVDS訊號的匹配阻抗通常為100Ω±10%；2）保證差分線平行等距，一般是將差分線對長度誤差限制，儘量使用同層內的差分；
3）LVDS差分對走線應儘可地短而直，避免過孔和大於90°的轉向；
4）LVDS訊號要遠離其它訊號。其他訊號最好分層佈線，若必須使用同一層走線，距離應大於3～5倍差分線間距；
5）不同差分線對間的間距至少應大於3～5倍差分線間距。
2.2傳輸線纜的設計
從計算機背板到顯示屏之間，需要設計有傳輸線纜。在設計傳輸線纜的`時候，為確保訊號質量，應該注意以下幾點：
1）訊號傳輸線纜應雙絞、等長；
2）要做好線纜的遮蔽，遮蔽層要接地；
3）訊號線纜要注意避開其他訊號線，尤其是電源線纜，防止造成干擾；
4）選用的聯結器務必要壓接可靠，採用的接觸件一般為銅材質以保證訊號質量。
3除錯及故障分析
一體化計算機按照上述設計方案進行了生產，在首次測試時，發現顯示屏上沒有顯示，經檢查，LVDS訊號線路連線正確，在除錯板上測試COMExpress模組，顯示正常，但在檢視BIOS設定時，發現可以設定主模組的輸出為單路6位LVDS輸出，或是單路8位LVDS輸出，預設的是單路8位輸出，與液晶屏的輸入介面不符，導致沒有顯示。調整為單路6位輸出後，顯示正常。在後續一體化計算機的除錯、試驗中，發生過一些顯示故障，總結起來，主要有黑屏、抖屏、缺色現象。透過更換模組的方式進行排查，排除了線纜、液晶顯示器的問題，定位是LVDS顯示輸出異常。然後在發生故障時，測量了故障模組的LVDS訊號輸出波形，透過對比工作正常時的波形，發現主要是時鐘訊號波形異常。工作正常時的LVDS時鐘訊號（TXCLK±）.根據LVDS訊號的通訊原理，在LVDS顯示工作正常時，時鐘訊號的擺幅應滿足的要求，即LVDS時鐘訊號的TXCLK+與TXCLK-差分訊號對的差值在250mV～450mV時，判斷為邏輯“1”，差值大於-250mV時～-450mV，判斷為邏輯“0”，而且同時必須滿足峰峰值的要求，在差值最小的250mV時，峰峰值最小應滿足500mV，在差值最大的450mV時，最大峰峰值為900mV。根據故障時的時鐘訊號波形與要求對比，可以清晰地判斷出故障的波形不滿足中的LVDS時鐘訊號的要求，從而造成LVDS顯示無法正常工作，解釋了故障機理，下一步則需要對輸出LVDS顯示的模組進行進一步的故障分析。
4結論
本文在工程應用中，依據LVDS顯示的基本原理，結合了LVDS在應用中的一些經驗，成功實現了應用LVDS顯示的某一體化計算機，並對除錯過程中發生的問題進行了分析，供其他需要LVDS顯示工程應用的設計者作為參考。
【一體化計算機工程LVDS顯示技術研究論文】相關文章：