光伏資料採集系統的設計的論文
摘要：為了提升光伏陣列的輸出效率，設計了一種以複雜可程式設計邏輯器件（CPLD）為核心，基於MSP430F169微控制器的光伏資料採集系統。針對傳統的資料採集方式速度慢、外圍電路複雜、安全性低的問題，開發設計了基於CPLD的光伏發電資料採集系統，並且內部採用了先進的先入先出佇列（FIFO）儲存結構。透過RS232串列埠方式和無線模組方式與上位機通訊傳輸。實驗證明，本設計資料採集速度快、功耗低、傳輸穩定可靠。
關鍵詞：光伏系統；資料採集；CPLD；微控制器
0引言
當光伏陣列處於遮陰條件時，需要對每個電池板進行光照強度的採集，以便完成最大功率點跟蹤控制的設計，使光伏陣列更高效穩定地工作[1]。高速資料採集系統在現代工業的各個領域中應用越來越廣泛，基於微控制器、ARM的資料採集技術已經很成熟，作為一種複雜可程式設計邏輯器件，CPLD(ComplexProgrammableLogicDevice)這些年來發展迅猛，以其極高的整合度、穩定的效能以及高速、易用的特點，在各個領域都得到了廣泛的應用[2]。因此，本文為了實現對光照強度資料進行多路並行採集，採用CPLD作為核心器件進行系統設計。在檢測控制系統中，當需要採集的訊號特別多時，傳統的方法是利用微控制器及其他晶片擴充套件系統資源來實現，但是這樣做會增加大量的外部電路和系統成本，並且增大了系統設計的複雜性。CPLD是一種具有豐富的可程式設計I/O引腳的器件，具有在系統可程式設計、使用方便靈活、可用I/O埠多的特點，可實現複雜的數字邏輯功能。和微控制器結合可較容易實現資料的採集任務[3]。FIFO(FirstInputFirstOutput)是一種廣泛應用在設計中的用來作為緩衝的儲存器，它能對資料進行快速順序的儲存和傳送，主要用來解決不同速率器件間的速率匹配問題。本系統透過精心設計FIFO體系結構，可以實現FIFO工作效能的大幅提升[4]。
1硬體電路設計
本設計的接收點為將每一路光照強度感測器產生的模擬量轉化為CPLD可以接收並處理的數字量的訊號調理電路，將它直接連入I/O口即可。本設計使用了40個接收點來接收40塊光伏電池板的光照強度數值，由於受到晶片資源的限制，故使用了3片CPLD同時工作。本設計選用的CPLD晶片為Altera公司的MAXIIEPM1270T144C5N晶片，此晶片在所有CPLD系列中其單位I/O成本最低，功耗最低，包含1270個LE，相當於40000門數、980個等效宏單元數、8KB使用者可用Flash位元數。硬體電路設計如圖1。
1.1CPLD採集電路的設計
因為資料透過訊號調理電路已經轉化為CPLD可以直接讀取的數字量，所以各訊號直接接入CPLD的普通I/O口即可。設計時對精度、穩定性、功率等方面綜合考慮，採用了50MHz有源晶振。CPLD線上程式設計和晶片自身的測試可透過JTAG介面來實現。
1.2通訊電路設計
系統與上位機通訊資料輸出電路採用了無線傳輸模組和RS232串列埠通訊電路，採用雙通訊是為了適應不同環境下的工作，無線傳輸模組採用了挪威NORDIC公司的NRF905射頻發射晶片。RS232串列埠通訊電路則採用以MAX232電平轉換晶片為核心設計而成的串列埠通訊電路。
1.3電源電路設計
本系統控制器微控制器與CPLD使用的都是3.3V電源，但是液晶顯示屏、電池供電等採用的是5V電源，故需要對電源進行變換才能給晶片供電，故對電源模組進行了設計，採用了以穩壓塊LM1117T為核心的5V轉3.3V電路。
1.4控制電路設計
系統資料採集晶片採用的是CPLD，但是控制核心採用了TI公司的MSP430F169微控制器，MSP430具有處理能力強、運算速度快、低能耗、片內資源豐富、方便高效的開發環境等優點，被廣泛應用在各種工業場合。
2軟體設計
2.1CPLD採集資料主程式設計
由於CPLD晶片的設計特點，工作方式不像微控制器等屬於順序執行，而是採用速度更快的並行執行，這意味著所有的接收口可以同時工作。每串資料都有起始位和停止位，並且起始位都為低電平，停止位為高電平。檢測資料是否開始傳輸只需判斷是否來了低脈衝，但這也可能是誤差訊號，所以需設定判斷是否是真正的起始位，本設計採用的方法是每隔十分之一資料位的時間檢測一次，如果連續五次都為低脈衝，則確認為有效資料，並且每隔一個數據位開始接收。由於篇幅限制，只給出如圖2所示的一路資料端的主程式流程圖。
2.2CPLD內部FIFO演算法判斷程式設計
為達到快取記憶體的目的，以及解決存入資料與取出資料的`速率不同步的問題，設計了一套FIFO暫存器的執行流程，因為CPLD是並行操作，所以流程圖中各個判斷位是同時執行。圖3為CPLD內部FIFO暫存器的執行程式。
2.3微控制器程式流程圖
微控制器作為控制核心，但由於微控制器I/O資源有限，所以3片CPLD採集晶片的輸出端接在一起，這就意味著需要MSP430微控制器對CPLD進行片選控制，否則會出現資料紊亂。流程圖中的暫存器狀態位為本設計中設定的一個標誌位，設定的依據為當資料超過FIFO暫存器的2/3時，就認定FIFO即將溢位，將狀態位置1，否則置0。當讀取到其中一片CPLD晶片的暫存器狀態位為1時，就讓其餘2片CPLD所有的資料輸出為高阻態，即輸出喪能。控制核心微控制器則作為資料的接收端根據需要來產生時鐘訊號，被選中的CPLD按照微控制器的時鐘訊號進行資料傳輸，如圖4所示。
3實驗結果分析
模擬驗證是CPLD設計中的重要一環，Altera公司的CPLD自帶的QuartusII軟體本身帶有模擬功能，但是無法使用TestBench(類似於一種激勵產生器)，對於複雜的設計，畫波形圖顯然不是明智的選擇。而Modelsim是業界最優秀的HDL模擬軟體，其突出優點能為使用者提供全面完善以及高效能的驗證功能，不需要硬體就能對CPLD的設計進行模擬,而且能夠觀察具體的模擬波形圖[5]。本系統根據設計目標要求做了實驗驗證，如圖5所示。CPLD的模擬驗證使用Modelsim-altera編寫了指令碼程式對光照強度資料採集結果進行了實驗。Lock訊號是微控制器讀取資料的時鐘訊號，高電平時讀取一串資料的高8位，低電平時讀取資料的低8位，data為輸出訊號，txdb模擬輸入的訊號。模擬顯示能夠順利讀取資料，基本達到了設計要求。圖6為Modelsim的模擬波形圖，從圖中可直觀地看出讀取的資料。
4結論
本文研究設計了基於CPLD和MSP430F169微控制器的光伏資料採集系統，完成了電路板的設計，測試了工作效能。透過不斷地線上程式設計完善和除錯，該系統可以快速可靠地進行資料採集和處理，效果理想，可以應用於光伏系統中。
參考文獻
[1]龔耀，林小玲.光伏系統資料採集的設計與實現[J].儀表技術與感測器，2011(8)：108.
[2]張雲梓.基於CPLD的高速資料採集系統的實現[D].哈爾濱：哈爾濱工業大學，2013.
[3]程明，畢立恆，楊曉光.基於CPLD的資料採集系統的設計[J].自動化技術與應用，2007(8)：100.
[4]李冬，趙志凱.一種高效能非同步FIFO的設計與實現[J].微電子學與計算機，2010(8)：145.
[5]張桂興，張英敏，張鵬.基於IP核與ModelSim的正弦波發生器模擬平臺建立[J].測控技術，2011(1)：28.
【光伏資料採集系統的設計的論文】相關文章：