電路設計考慮的因素及抗干擾問題論文
摘要:數位電路系統是用來對數字訊號進行採集、加工、傳送、運算和處理的裝置。一個完整的數位電路系統往往包括輸入電路、輸出電路、控制電路、時基電路和若干子系統5個部分。首先介紹數位電路設計中應考慮的若干因素，然後對數位電路設計中抗干擾設計進行了探討。
關鍵詞:數位電路;設計;抗干擾
0引言
數字系統是指由一些數位電路(子系統)組成的，完成某種資訊處理任務的電路總稱。任何複雜的數位電路系統都可以逐步劃分成不同層次、相對獨立的子系統。透過對子系統的邏輯關係、時序等分析，最後可以選用合適的數位電路器件來實現，將各子系統組合起來，便完成了整個大系統的設計。
1數位電路設計中需考慮的因素
數位電路設計要考慮的因素非常多，如果不注意，會導致設計者所設計的系統無法達到規格要求，一些需注意事項如下。
1．1傳輸延遲與輸出延遲時間
輸入訊號透過組合邏輯電路而產生出來的輸出訊號，不可能同步產生，因為在透過組合邏輯電路一定會花費時間，稱為傳輸延遲時間。在做時序模擬時，一定都會有傳輸延遲的現象發生。輸入訊號透過時序電路中時需要注意的是，當觸發訊號觸發時，輸出訊號會經過一段時間才會生效，這段時間稱為輸出延遲時間。
1．2脈衝寬度和建立時間及保持時間
脈衝寬度就是一個訊號脈衝所能維持在一定水平上的寬度，這其中有一個毛刺現象，若你的脈衝寬度小於預設的值時，可以予以忽略。訊號觸發時，輸入訊號要在觸發前的一段時間建立資料，這段時間稱為建立時間，而輸入訊號也要在觸發後保持一段時間，這段時間稱為保持時間。建立時間和保持時間在電路設計中相當重要，如果不能滿足建立時間和保持時間，得出的資料可能會有誤，需注意。
1．3工作電壓與工作頻率
由於工藝技術日新月異，工作電壓也從原來的+5V到現在的+3．3V或+1．V等。由於工作電壓降低，所以功率也會隨之降低。不過要注意的是，通常積體電路的工作電壓可以容許到正負10%。在規格中，要將整個系統的工作頻率大約能到多少先做個預估，在佈線佈局過後，會產生出實際的物理模型，也就是會考慮時序的問題。在系統中會有很多延遲發生，有傳輸延遲、門延遲、線延遲等，這些遲都會直接影響到工作頻率。換句話說延遲越多，工作頻率越慢。如果要改善這個問題，需重新思考整個電路的結構，該如何設計才會減少延遲的現象，要是看用流水處理的電路結構還是先進先出的電路結構。反覆進行時序模擬和驗證，以保證能夠達到規格的要求。
1．4功率損耗的問題
如何降低功率損耗是目前很熱門問題，為什麼要降低功率損耗呢?目的就是為了要省電。由於在不同工作電壓功率消耗的情形不同，所以工作電壓為+1．8V時功率損耗比工作電壓+3．3V還低。但是這有個缺點，工作電壓越低，時間延遲越長，所以這要做個權衡，是否要犧牲工作頻率來換取功率，全看規格所需。當設計出省電的IC應用在手機或是數字個人助理(PDA)時，消費者使用時間就會相對增長，設計出的'產品就會比較有競爭力。
1．5扇入和扇出
每個元件都有一定的扇入和扇出能力，若一個緩衝器後面接了二個緩衝器，表示它的扇出能力為2。若電路設計超過電路所能承受的扇出和扇入能力，電路可能會正常工作，但是也有可能不會正常運作，也就是說會有不穩定的現象發生。所以在設計電路時需考慮扇入和扇出能力。
2數位電路設計中的抗干擾
應用中，外界不可避免存在著各種各樣的干擾源，如宇宙射線、雷電、太陽磁爆等產生強烈電磁波，還有電網波動等都會對電子裝置產生干擾。除此之外，電路板上數字脈衝訊號的變化和各種開關器件的狀態變化，也會對電路產生干擾。當干擾嚴重時會使系統不能正常工作，因此電子系統必須採取措施預防電磁干擾。下面就一般的抗干擾措施作一些簡單介紹。
2．1電源濾波
數位電路的直流供電一般都採用把交流電轉換成直流電的方式供電。當電網發生線路負荷切換、大功率用電裝置的接入與切除時，會產生很強的高頻干擾訊號，這些干擾訊號會隨電源線經直流變換電路進入數字系統，帶來嚴重干擾。對此可採用電源線路濾波器加以抑制。電源線路濾波器接在電源變壓器的交流進線側，常見的濾波器電路有雙LC形和雙LCπ形。
2．2數位電路的接地
數字訊號為高速脈衝訊號，其頻譜範圍很寬，高頻分量可達數十兆赫，因此數字訊號接地應採用高頻電路的多點接地方式，即用最短的導線把各電路的接地點連線到離它最近的地線上。如果系統中同時有類比電路存在。則模擬訊號地線要和數字訊號地線分開，各自成獨立的接地線，然後再用短而粗的導線把它們連線到一起構成系統地線。
2．3數位電路與現場控制的光電隔離
數位電路一般輸出開關訊號到現場的受控操作元件，為避免現場的強電磁訊號對數位電路的干擾，多采用光電耦合器進行隔離。由於光電耦合器是用光作為耦合介質的，不能傳導電磁訊號，因而隔離了現場電磁干擾。此外，當電子裝置工作在惡劣的電磁場干擾環境時，要考慮採取遮蔽措施來消除干擾。遮蔽方式有電場遮蔽和磁場遮蔽。電場遮蔽的一般方法是用良好的導電材料做一個遮蔽罩，把需要遮蔽的電路或裝置罩起來，消除電場干擾，遮蔽罩要有良好的接地。磁場遮蔽則是用良好的導磁材料做遮蔽罩，把需要磁場遮蔽的電路和裝置罩起來，消除外界磁場干擾，磁場遮蔽外罩不用接地。
參考文獻:
［1］茶國智．數位電路設計中部分常見問題解析［J］．電子設計工程．2012，20(13):114－116．
【電路設計考慮的因素及抗干擾問題論文】相關文章：