計算機四級嵌入式系統開發工程師考試複習知識點
1、實時系統的排程
（1）排程：給定一組實時任務和系統資源，確定每個任務何時何地執行的整個過程。
（2）搶佔式排程：通常是優先順序驅動的排程，如uCOS。優點是實時性好、反應快，排程演算法相對簡單，可以保證高優先順序任務的時間約束；缺點是上下文切換多。
（3）非搶佔式排程：通常是按時間片分配的排程，不允許任務在執行期間被中斷，任務一旦佔用處理器就必須執行完畢或自願放棄，如WinCE。優點是上下文切換少；缺點是處理器有效資源利用率低，可排程性不好。
（4）靜態表驅動策略：系統在執行前根據各任務的時間約束及關聯關係，採用某種搜尋策略生成一張執行時刻表，指明各任務的起始執行時刻及執行時間。
（5）優先順序驅動策略：按照任務優先順序的高低確定任務的執行順序。
（6）實時任務分類：週期任務、偶發任務、非週期任務。
（7）實時系統的通用結構模型：資料採集任務實現感測器資料的採集，資料處理任務處理採集的資料、並將加工後的資料送到執行機構管理任務控制機構執行。
2、嵌入式微處理器體系結構
（1）馮諾依曼結構：程式和資料共用一個儲存空間，程式指令儲存地址和資料儲存地址指向同一個儲存器的不同物理位置，採用單一的地址及資料匯流排，程式和資料的寬度相同。例如：8086、ARM7、MIPS…
（2）哈佛結構：程式和資料是兩個相互獨立的儲存器，每個儲存器獨立編址、獨立訪問，是一種將程式儲存和資料儲存分開的儲存器結構。例如：AVR、ARM9、ARM10…
（3）CISC與RISC的特點比較（參照教程22頁）。計算機執行程式所需要的時間P可以用下面公式計算：P=I×CPI×T
I：高階語言程式編譯後在機器上執行的指令數。
CPI：為執行每條指令所需要的平均週期數。
T：每個機器週期的時間。
（4）流水線的思想：在CPU中把一條指令的序列執行過程變為若干指令的子過程在CPU中重疊執行。
（5）流水線的指標：
吞吐率：單位時間裡流水線處理機流出的結果數。如果流水線的子過程所用時間不一樣長，則吞吐率應為最長子過程的倒數。
建立時間：流水線開始工作到達最大吞吐率的時間。若m個子過程所用時間一樣，均為t，則建立時間T＝mt。
（6）資訊儲存的位元組順序A、儲存器單位：位元組（8位）
B、字長決定了微處理器的定址能力，即虛擬地址空間的大小。
C、32位微處理器的虛擬地址空間位232，即4GB。
D、小端位元組順序：低位元組在記憶體低地址處，高位元組在記憶體高地址處。
E、大端位元組順序：高位元組在記憶體低地址處，低位元組在記憶體高地址處。F、網路裝置的儲存順序問題取決於OSI模型底層中的資料鏈路層。
3、邏輯電路基礎
（1）根據電路是否具有儲存功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。
（2）組合邏輯電路：電路在任一時刻的輸出，僅取決於該時刻的輸入訊號，而與輸入訊號作用前電路的狀態無關。常用的邏輯電路有譯碼器和多路選擇器等。
（3）時序邏輯電路：電路任一時刻的輸出不僅與該時刻的.輸入有關，而且還與該時刻電路的狀態有關。因此，時序電路中必須包含記憶元件。觸發器是構成時序邏輯電路的基礎。常用的時序邏輯電路有暫存器和計數器等。
（4）真值表、布林代數、摩根定律、閘電路的概念。
（5）NOR（或非）和NAND（與非）的閘電路稱為全能閘電路，可以實現任何一種邏輯函式。
（6）譯碼器：多輸入多輸出的組合邏輯網路。
每輸入一個n位的二進位制程式碼，在m個輸出端中最多有一個有效。當m＝2n是，為全譯碼；當m<2n時，為部分譯碼。
（7）由於積體電路的高電平輸出電流小，而低電平輸出電流相對比較大，採用整合閘電路直接驅動LED時，較多采用低電平驅動方式。液晶七段字元顯示器LCD利用液晶有外加電場和無外加電場時不同的光學特性來顯示字元。
（8）時鐘訊號是時序邏輯的基礎，它用於決定邏輯單元中的狀態合適更新。同步是時鐘控制系統中的主要制約條件。
（9）在選用觸發器的時候，觸發方式是必須考慮的因素。觸發方式有兩種：電平觸發方式：具有結構簡單的有點，常用來組成暫存器。
邊沿觸發方式：具有很強的抗資料端干擾能力，常用來組成暫存器、計數器等。
【計算機四級嵌入式系統開發工程師考試複習知識點】相關文章：